為了滿(mǎn)足對開(kāi)關(guān)直流電源電流進(jìn)行檢測的同時(shí)實(shí)現對電流信號縮小的需要，設計了一款電流檢測電路，采用CSMC 0.5 μm 120 V BCD工藝。不同于傳統電流檢測電路，該電路直接對電流信號進(jìn)行處理，輸出具有較好的線(xiàn)性度，同時(shí)對輸入信號基本無(wú)影響，并且電路結構較為簡(jiǎn)單，能夠較好地滿(mǎn)足IP核應用的需要。通過(guò)仿真驗證以及流片、測試，證明該電路具有良好的功能性。文中同時(shí)給出該電路IP數據提取過(guò)程以及后續電路。
1.引言
通常所說(shuō)的電流檢測是用來(lái)檢測某部件、或者導線(xiàn)通過(guò)的電流，一般用互感器、分流器等將電流信號轉化成電壓信號，然后再對其進(jìn)行處理放大，作為后面電路保護、檢測使用。目前，已經(jīng)有很多不同的電流檢測技術(shù)已被公布或實(shí)施。其中常用的開(kāi)關(guān)直流電源電流檢測方法主要是通過(guò)串聯(lián)電阻或者基于霍爾效應原理進(jìn)行，在通常情況下被測電流信號較大，串聯(lián)電阻對輸入電流信號的影響可以忽略不計，但隨著(zhù)科技發(fā)展的需要，被檢測信號日漸減小，在系統電路中如果直接串聯(lián)電阻，會(huì )影響前級電路工作，導致被測電流信號的大小發(fā)生改變，此時(shí)這一影響已經(jīng)不能再被忽略。
為了檢測小電流信號，同時(shí)實(shí)現將輸入的電流信號縮小的功能，以便滿(mǎn)足后續處理電路的要求，本文給出了一種不同于傳統電流檢測電路中常用的兩類(lèi)實(shí)現方法——電阻檢測和電流互感器檢測的檢測電路，區別于采用電阻、電容以及電感等無(wú)源器件作為主要結構的電路，設計了一款由MOS管為主要結構組成的電流檢測電路。它能夠在實(shí)現電流縮放的同時(shí)，克服因對源電流產(chǎn)生較大影響而使得輸入電流信號有較大改變的問(wèn)題。
2.電流檢測電路原理及設計優(yōu)化
2.1 設計要求
本文的設計依托于汽車(chē)電子國家項目服務(wù)設計平臺，項目中要求的電流檢測電路主要要求實(shí)現將大電流信號縮小，最終得到較小的電流信號輸出，以便為后續電路模塊提供符合要求的電流值。同時(shí)要求，在得到較小輸出電流的同時(shí)要保證輸入電流值不能發(fā)生變化。設計要求實(shí)現輸出電流與輸入電流相比達到縮小3600倍的目標，同時(shí)要求有較好的線(xiàn)性度。
2.2 結構設計
本文設計的電流檢測電路主要是實(shí)現將輸入電流縮小以便后面對電流進(jìn)行其他相關(guān)操作，比如過(guò)流保護等。需要注意的是在得到較小輸出電流的同時(shí)不能夠改變輸入電流，或者是對其產(chǎn)生較大的影響，因此不能夠直接采用電阻分壓的形式。另外還期望該電路電流變化的精度能夠達到合理范圍，以及具有穩定的輸出電流。然而電阻在實(shí)際應用中不確定因素較大，溫度、工藝等導致方塊電阻的穩定性不是很好，波動(dòng)較大，可能會(huì )導致最終流片后得到的電阻值與最初設計有較大偏差，影響電路性能。這兩點(diǎn)是該電路設計需要解決的關(guān)鍵問(wèn)題，也是進(jìn)行設計的難點(diǎn)。
一般而言，電流鏡的一個(gè)關(guān)鍵特性是：它可以精確地復制電流而不受工藝和溫度的影響，同時(shí)這種結構特性本身決定了它對輸入電流幾乎沒(méi)有影響。綜合考慮上述設計要求以及前端電路輸出端的電路結構，最終確定采用電流鏡結構實(shí)現設計。
在電流鏡結構中，Iout與IREF（標準電流，這里即為輸入電流）的比值由器件尺寸的比率決定，該值可以控制在合理的精度范圍內。需要注意的是，電流鏡中的所有晶體管通常都采用相同的柵長(cháng)，以減小由于源漏區邊緣擴散（LD）所產(chǎn)生的誤差。而且，短溝器件的閾值電壓對溝道長(cháng)度有一定的依賴(lài)性。因此，電流值之比只能通過(guò)調節晶體管的寬度來(lái)實(shí)現。另外，對器件寬度的調節實(shí)際上是通過(guò)多個(gè)單元晶體管并聯(lián)來(lái)實(shí)現的，而不是簡(jiǎn)單地設計改變一個(gè)器件的寬度。同時(shí)考慮到版圖以及工藝對電路性能的影響，在設計時(shí)晶體管需要盡量采用對稱(chēng)結構。最終確定的電路結構詳見(jiàn)圖1。
圖1 電流檢測電路結構圖
根據電路結構可以直接計算得出電路理論上實(shí)現電流縮小3600倍。電路中各個(gè)晶體管尺寸的最終確定是通過(guò)對不同器件尺寸電路的仿真結果對比得到的。
3.優(yōu)化及其仿真
首先確定對于晶體管柵長(cháng)的選取。根據電流鏡結構特點(diǎn)，通常電流鏡中的所有晶體管都采用相同的柵長(cháng)。在設計時(shí)還需要考慮最終流片時(shí)所采用工藝的要求。本次流片采用的是0.5 μm的工藝，因此L值亦不能過(guò)小，否則電路的性能會(huì )對工藝準確度有很大的依賴(lài)性。通過(guò)對不同長(cháng)度下電路仿真結果（如圖2所示）的分析，可以知道在L=1 μm時(shí)電路的線(xiàn)性度最佳，能夠很好地滿(mǎn)足合理的精度要求。
圖2 MOS管L值對電路性能影響仿真
綜合考慮各方面因素，在選取MOS管的柵長(cháng)時(shí)最終確定L=1 μm為較優(yōu)方案進(jìn)行電路的搭建。這也說(shuō)明了電流鏡結構中應采用改變MOS管的寬度調節電流的比例。
接下來(lái)討論晶體管寬度的確定。晶體管寬度的比例值直接決定了整個(gè)電路對電流縮小的倍數。圖3是晶體管寬度取2~8 μm依次改變下的仿真結果圖。
需要注意的是當寬度較大時(shí)，整個(gè)晶體管所占面積也會(huì )明顯增加，另外使用NMOS管和PMOS管的數量也會(huì )對電路性能產(chǎn)生一定的影響。所以綜合考慮電路變化倍數的需要、精度的要求以及版圖面積等多方面因素，最終確定圖1中給出的電路結構。
圖3 不同寬度下的電路性能仿真
4.性能仿真及測試結果
4.1 仿真結果
首先，對電路的輸出特性進(jìn)行仿真測試。給電路增加不同阻值的負載R1，分別進(jìn)行仿真測試，觀(guān)察其輸出特性變化，結果如圖4所示。
圖4 不同R1下的電路性能仿真
從圖4中可以很清楚地看到，當電路加載不同負載時(shí)電路的輸出結果幾乎完全重合，說(shuō)明負載對輸出結果基本沒(méi)有影響。這個(gè)結果很好地說(shuō)明了該電路結構具有很穩定的輸出特性，電路設計能夠較好地實(shí)現穩定輸出的設計目標。
同時(shí)從圖4中標注的兩個(gè)特殊點(diǎn)可以很好地看出這種電路結構最終實(shí)現電路電流變化值與理論值相差較小。對電路進(jìn)行的后仿真結構與前仿結果相差甚小，所以可以說(shuō)整個(gè)電路在考慮到了工藝波動(dòng)性的前提下，能夠基本滿(mǎn)足線(xiàn)性度的要求，正常實(shí)現電路功能。
4.2 測試結果
圖5為電流檢測電路最終進(jìn)行流片時(shí)的版圖?？梢钥吹秸麄€(gè)電路核心幾乎全部是由MOS管構成。表l是對芯片中該電路進(jìn)行測試的最終結果，由于測試條件限制，只能給出一些不連續的電流值點(diǎn)作為輸入。在測試中，我們對多個(gè)電路進(jìn)行了測量，大部分電路的測試結果都比較接近，表l給出了其中較為典型的兩組數據。
圖5 電流檢測電路的版圖
表l 較為典型的兩組測試數據
通過(guò)測試結果可以看出整個(gè)電路基本實(shí)現了設計的功能要求，完成了將電流縮小的功能。表格中給出的兩組數據結果的放大倍數與仿真結果相差不大，基本達到了設計要求。而在實(shí)際測試中還出現了一組偏差較大的數據，這些測試數據結果是選取不同5×5芯片內的電路進(jìn)行測試的。這說(shuō)明由于工藝問(wèn)題，不同位置的電路存在著(zhù)一定的性能偏差，個(gè)別電路的性能可能不是十分理想。但這是在設計考慮之內的工藝偏差，同時(shí)也說(shuō)明了該工藝存在著(zhù)不穩定性。
為了更直觀(guān)地看到電路電流變化特性，我們將表l的第二組數據繪制成曲線(xiàn)，結果見(jiàn)圖6。通過(guò)數據整理計算，可以知道測試結果與仿真結果相差1 μA左右，并且當輸入電流值越大，偏差會(huì )略有所減小，相對得到的輸出電流的精度越高。整個(gè)電路能夠較好地實(shí)現電路縮小功能，并且能夠達到設計要求的3600倍的縮小值。同時(shí)測試結果的線(xiàn)性度在合理范圍之內。
整體上，最終的測試結果是可以被接受的，這說(shuō)明電路能夠較好地實(shí)現其功能。
5.數據提取
隨著(zhù)信息產(chǎn)業(yè)的飛速發(fā)展，IP核的使用日益受到業(yè)界關(guān)注。據Dataquest統計，IP核已經(jīng)成為一項產(chǎn)業(yè)。而該電路的設計正是為了實(shí)現IP核模塊的設計，所以在完成基本的電路設計以及流片、測試工作之后，還要對相關(guān)數據進(jìn)行打包處理，以便于IP核的復用。數據處理包括提取電路的LEF文件以及邏輯功能（Verilog-A代碼）的編寫(xiě)工作。
圖6 電流檢測電路測試結果圖
LEF文件的產(chǎn)生使用的是Cadence公司的數據提取工具Abstracts Generating進(jìn)行IP核數據提取。Abstract主要根據三種基本數據——TECH.lef、需要提取的各電路版圖信息（GDSII）和MAP對電路各種器件、管腳信息進(jìn)行提取，得到lef文件abstract.lef。
邏輯功能是用一種高層次模擬電路硬件描述語(yǔ)言Verilog-A代碼進(jìn)行編寫(xiě)的。圖7展示了該代碼經(jīng)過(guò)仿真驗證結果與上面電路結構的仿真基本一致，說(shuō)明所寫(xiě)代碼能夠正常實(shí)現電流檢測的功能。這樣就完成了對該電路邏輯功能的編寫(xiě)以及數據提取的基本工作，為IP核的復用提供了數據支持。
圖7 VerilogA代碼仿真結果
6.結束語(yǔ)
電流檢測電路在電流控制、保護中起著(zhù)重要的作用。本文中的電流檢測電路采用有源器件完成電路設計，基本實(shí)現了電流檢測的功能。在電路設計過(guò)程中綜合考慮性能要求以及工藝限制進(jìn)行結構的優(yōu)化。后續的寄存功能過(guò)流保護電路也能夠較好地實(shí)現功能要求。
|
|
|
說(shuō)明:本頁(yè)面文章由()整理發(fā)布.文章地址： http:///hangyexinwen/71.html
|
手機掃描二維碼
