欧美激情久久久久久,人妻久久精品天天中文字幕,国产精品无码色一区二区三区按摩 ,日韩中文无码有码免费视频

一、直流電源廠(chǎng)家工程師講解PCB設計中的抗干擾設計原則之地線(xiàn)布置

1、數字地與模擬地分開(kāi)。

2、接地線(xiàn)應盡量加粗，致少能通過(guò)3倍于印制板上的允許電流，一般應達2~3mm。

3、接地線(xiàn)應盡量構成死循環(huán)回路，這樣可以減少地線(xiàn)電位差。

二、直流電源廠(chǎng)家工程師講解PCB設計中的抗干擾設計原則之電源線(xiàn)布置

1、根據電流大小，盡量調寬導線(xiàn)布線(xiàn)。

2、電源線(xiàn)、地線(xiàn)的走向應與資料的傳遞方向一致。

3、在印制板的電源輸入端應接上10~100μF的去耦電容。

三、直流電源廠(chǎng)家工程師講解PCB設計中的抗干擾設計原則之去耦電容配置

1、去耦電容的引線(xiàn)不能太長(cháng)，尤其是高頻旁路電容不能帶引線(xiàn)。

2、印制板電源輸入端跨接10~100μF的電解電容，若能大于100μF則更好。

3、每個(gè)集成芯片的Vcc和GND之間跨接一個(gè)0.01~0.1μF的陶瓷電容。如空間不允許，可為每4~10個(gè)芯片配置一個(gè)1~10μF的鉭電容。

4、對抗噪能力弱，關(guān)斷電流變化大的器件，以及ROM、RAM，應在Vcc和GND間接去耦電容。

5、在單片機復位端“RESET”上配以0.01μF的去耦電容。

四、直流電源廠(chǎng)家工程師講解PCB設計中的抗干擾設計原則之器件配置

1、時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端應盡量靠近且遠離其它低頻器件。

2、小電流電路和大電流電路盡量遠離邏輯電路。

3、印制板在機箱中的位置和方向，應保證發(fā)熱量大的器件處在上方。

五、直流電源廠(chǎng)家工程師講解PCB設計中的抗干擾設計原則之功率線(xiàn)、交流線(xiàn)和信號線(xiàn)分開(kāi)走線(xiàn)

功率線(xiàn)、交流線(xiàn)盡量布置在和信號線(xiàn)不同的板上，否則應和信號線(xiàn)分開(kāi)走線(xiàn)。

六、直流電源廠(chǎng)家工程師講解PCB設計中的抗干擾設計原則之其它原則

1、布線(xiàn)時(shí)各條地址線(xiàn)盡量一樣長(cháng)短，且盡量短。

2、總線(xiàn)加10K左右的上拉電阻，有利于抗干擾。

3、PCB板兩面的線(xiàn)盡量垂直布置，防相互干擾。

4、去耦電容的大小一般取C=1/F，F為數據傳送頻率。

5、不用的管腳通過(guò)上拉電阻（10K左右）接Vcc，或與使用的管腳并接。

6、發(fā)熱的元器件（如大功率電阻等）應避開(kāi)易受溫度影響的器件（如電解電容等）。

7、采用全譯碼比線(xiàn)譯碼具有較強的抗干擾性。

為扼制大功率器件對微控制器部分數字元元電路的干擾及數字電路對模擬電路的干擾，數字地、模擬地在接向公共接地點(diǎn)時(shí)，要用高頻扼流環(huán)。

這是一種圓柱形鐵氧體磁性材料，軸向上有幾個(gè)孔，用較粗的銅線(xiàn)從孔中穿過(guò)，繞上一兩圈,這種器件對低頻信號可以看成阻抗為零,對高頻信號干擾可以看成一個(gè)電感..(由于電感的直流電阻較大,不能用電感作為高頻扼流圈)。

當印刷電路板以外的信號線(xiàn)相連時(shí)，通常采用屏蔽電纜。對于高頻信號和數字信號，屏蔽電纜的兩端都接地，低頻模擬信號用的屏蔽電纜，一端接地為好。    

對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴重的電路，應該用金屬罩屏蔽起來(lái)。鐵磁屏蔽對500KHz的高頻噪聲效果并不明顯，薄銅皮屏蔽效果要好些。使用鏍絲釘固定屏蔽罩時(shí)，要注意不同材料接觸時(shí)引起的電位差造成的腐蝕。

七、直流電源廠(chǎng)家工程師講解PCB設計中的抗干擾設計原則之用好去耦電容

集成電路電源和地之間的去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容值是0.1μF。

這個(gè)電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說(shuō)，對于10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。

1μF、10μF的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。

每10片左右集成電路要加一片充放電電容，或1個(gè)蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結構在高頻時(shí)表現為電感。要使用鉭電容或聚碳酸酯電容。

去耦電容的選用并不嚴格，可按C=1/F，即10MHz取0.1μF,100MHz取0.01μF。

在焊接時(shí)去耦電容的引腳要盡量短，長(cháng)的引腳會(huì )使去耦電容本身發(fā)生自共振。例如1000pF的瓷片電容引腳長(cháng)度為6.3mm時(shí)自共振的頻率約35MHz，引腳長(cháng)12.6mm時(shí)為32MHz。

八、直流電源廠(chǎng)家工程師講解PCB設計中的抗干擾設計原則之降低噪聲和電磁干擾的經(jīng)驗

印刷電路板的抗干擾設計原則：

1.　可用串個(gè)電阻的辦法，降低控制電路上下沿跳變速率。

2.　盡量讓時(shí)鐘信號電路周?chē)碾妱葳吔?，用地線(xiàn)將時(shí)鐘區圈起來(lái)，時(shí)鐘線(xiàn)要盡量短。

3.　時(shí)鐘線(xiàn)垂直于I/O線(xiàn)比平行于I/O線(xiàn)干擾小。

4.　I/O驅動(dòng)電路盡量靠近印制板邊。

5.　閑置不用的門(mén)電路輸出端不要懸空，閑置不用的運放正輸入端要接地，負輸入端接輸出端。

6.　盡量用45°折線(xiàn)而不用90°折線(xiàn), 布線(xiàn)以減小高頻信號對外的發(fā)射與耦合。

7.　元件的引腳要盡量短。

8.　石英晶振下面和對噪聲特別敏感的元件下面不要走線(xiàn)。

9.　弱信號電路、低頻電路周?chē)鼐€(xiàn)不要形成電流環(huán)路。

10. 需要時(shí)，線(xiàn)路中加鐵氧體高頻扼流圈，分離信號、噪聲、電源、地。

印制板上的一個(gè)過(guò)孔大約引起0.6pF的電容；一個(gè)集成電路本身的封裝材料引起2pF~10pF的分布電容；一個(gè)線(xiàn)路板上的接插件，有520μH的分布電感；一個(gè)雙列直插的24引腳集成電路插座，引入4μH~18μH的分布電感。

	說(shuō)明:本頁(yè)面文章由()整理發(fā)布. 文章地址： http:///hangyexinwen/470.html