很多做直流開(kāi)關(guān)電源產(chǎn)品的廠(chǎng)商都為了更新六級能效而忙碌，新規要求倒逼產(chǎn)品升級換代，是好事，也是挑戰。 關(guān)于六級能效，兩個(gè)要求：一，待機功耗；二，平均效率。針對這兩點(diǎn)，除了擁有一顆新穎的IC，還有哪些細工需要注意的呢？
首先，先了解下標準要求：
美國能效要求
一、待機功耗
以美國能效要求為例，要求49W以下空載功耗為0.1W，大于49W空載功耗為0.21W；歐盟49W以下為75mW，大于49W為150mW。在設計直流開(kāi)關(guān)電源時(shí)，相對于75mW的空載功耗，必須要精打細算到每個(gè)細節上。 以下幾點(diǎn)為顯在的固定消耗點(diǎn)：
1，Vcc啟動(dòng)回路
2，X電容放電回路
3，IC Vcc供電回路
4，電壓（電流）檢測環(huán)路
5，假負載首先，新出的IC大多具有HV啟動(dòng)關(guān)斷功能，啟動(dòng)后關(guān)閉啟動(dòng)電阻回路，避免此回路損耗。當然，這屬于IC原有功能，不在本貼的主旨中，這里一帶過(guò)，同時(shí)后面的一些延伸也會(huì )用到此引腳，順帶一說(shuō)。如下：
當沒(méi)有HV啟動(dòng)功能的芯片時(shí)，Vcc只能盡量大啟動(dòng)電阻，大的啟動(dòng)電阻又需要較快的啟動(dòng)時(shí)間時(shí)，可以這樣做,Vcc兩級DC接法,C16用于啟動(dòng)儲能，C14用于輔助供電儲能,使啟動(dòng)時(shí)較大R的情況下C能更快充到IC啟動(dòng)閾值：
X電容放電
IEC60950要求1S內電壓下降到37%
IEC60065要求2S內電壓下降到35V以下
例：按第1條，X電容放電時(shí)間常數RC需小于1，
設X電容為0.33uF,Rx*Cx<1,那么Rx<3MΩ，由于電容量存在20%誤差，那么此電阻選值留足裕量，那應在Rx*0.7內，約2MΩ。
電阻損耗，
PR=U2/R，設ACmax=264V
PR=2642/2M
PR=34.8mW
CoC要求49W以下75mW待機或DoE要求49W以下100mW待機，不管那個(gè)標準，這部份的損耗都顯得巨大。怎么辦，使用更小的X電容（當0.1uF以下，可以不使用放電電阻），或想辦法讓這個(gè)R更靈活一點(diǎn)，如下：
1，在斷電后，利用IC的HV腳對Cx進(jìn)行放電
2，沒(méi)有HV啟動(dòng)腳，將啟動(dòng)電阻接到X電容放電電阻中點(diǎn)，斷電后，利用IC的Vcc腳幫助放電，可減小X電容兩端電阻的放電功率：
3，把EMC元件后移動(dòng)，AC端不放X電容：
Vcc供電
盡量小的Vcc限流電阻，減小損耗。一般擁有較寬的Vcc的芯片，只要Vcc電壓在要求范圍內，供電可不用限流電阻，
較小的電壓標測環(huán)流，如圖流經(jīng)R11、R16的靜態(tài)電流。
圖中兩電阻75K+7.5K，回路靜態(tài)電流約U/R=0.3mA, I2R約7.5mW。
如設為47K+4.7K，則U/R=0.49mA, I2R約12.5mW。
所以在環(huán)路允許的情況下，建議選取較大值。
假負載
一般為了穩定環(huán)路在輸出預加一定的假負載，在目前6級能效來(lái)說(shuō)，幾乎不能接受，假設一個(gè)5V1A的電源預加1KR電阻假負載，實(shí)際消耗P=U2/R，實(shí)際上消耗25mW的功耗，已占COC待機要求的1/3。
所以要穩定，設整合適的環(huán)路才是正道。
待機小結：
1，從功耗上來(lái)說(shuō)，極大一部份來(lái)自于高壓?jiǎn)?dòng)回路，可以從芯片功能選擇，啟動(dòng)取電的設計，儲能與Vcc的區分來(lái)實(shí)現較低的消耗。
2，線(xiàn)路中所有元件均存在消耗，所以，對各部份具體核算功耗，再盡可能降低。
3，選用具有突發(fā)模式的IC，待機處于突發(fā)模式，損耗降低明顯。
二、效率
涉及效率，幾乎包含了電源的整個(gè)系統設計，從整流到變壓器轉換，再到整流DC輸出所有有電流過(guò)的地方都涉及損耗，包括EMI的抑制。要提升效率就是提升整個(gè)系統設計的合理性和平衡。不再大范圍講解，主要講述一些重點(diǎn)和我們容易忽略的一些細節。
橋堆
橋堆的損耗是否有注意到，如下同是KBL06，有不同的Vf：
下面為ST品牌，同參數下Vf要低0.1V
Pdiode=Vf*Iavg input curretn 常被忽略的參數，其實(shí)一直在侵食我們的效率。輸出整流二極管
輸出整流D5選用更低Vf的二極管，CCM下需要更快的Trr，如肖特基。
Vf直接影響損耗及發(fā)熱
較低的Vf會(huì )有小的Pd=Vf*Iout
如下，同品牌在同等條件下參數對比：
MBRB20100CT Vf：0.95V
MBR20H100CT Vf：0.88V
損耗差Pd=（0.95-0.88）*Iout
當然實(shí)際使用電流下的Vf并不一定為上面標稱(chēng)值，但兩者的差別對比，在設計效率上應盡量用更低Vf整流二極管。
變壓器
對變壓器的幾點(diǎn)要求：
1，盡量低的漏感，可降低損耗,設漏感為L(cháng)kp
Plk=(1/2*Lkp*Ipk^2)*F
在確定的F情況下，較低的Ipk和Lkp可得到較低的漏感損耗
改善方法：
增加耦合面，用三明治或五明治繞線(xiàn)副邊較粗的線(xiàn)從Bobbin兩端出線(xiàn)，不要橫跨線(xiàn)包到Pin腳，減少后面繞組的間隙，降低漏感。
2，銅損、鐵損平衡兩方損耗，監測兩方面的溫升，調整線(xiàn)匝及氣隙，使溫升平均盡量繞滿(mǎn)繞線(xiàn)窗，最大利用變壓器功率密度。合理的EMI一般60W及以下設計直流開(kāi)關(guān)電源產(chǎn)品合理的情況下，初級一個(gè)大感量共模，次級一個(gè)小共?？蓾M(mǎn)足一般IT類(lèi)同等的EMI要求。
從效率和EMI考慮上，變壓器線(xiàn)包內屏蔽建議用2個(gè)銅箔分隔三明治中的初次級，如再增加屏蔽效用不高。合理處理MOS及二極管上的高頻噪聲，一般串磁珠是較高效低成本的應用。初級大電解并瓷片電容，對噪聲有很好濾除作用
PCB Layout
于效率上的影響，PCB上大的環(huán)路線(xiàn)路要短，線(xiàn)寬，盡量小的環(huán)流面積。
特別次級DC側，電流要比初級大得多，線(xiàn)寬要控制好。35um 2mm寬1A電流走線(xiàn)(露銅上錫寬度減半)，達不到的地方用露銅上錫加粗或在板面上加跳線(xiàn)增大電流。
針對六級能效，目前新IC推出很多特色功能來(lái)提升待機和能效，能滿(mǎn)足我們應用的IC非常多，基本有幾個(gè)特點(diǎn)：
待機方面
1，低啟動(dòng)電流，目前uA級的6Pin?；蚓逪V獨立啟動(dòng)的8Pin
2，輕載突發(fā)模式
效率方面
1，頻率反走
2，低壓升頻（變壓器可用較少規格）
|
|
|
說(shuō)明:本頁(yè)面文章由()整理發(fā)布.文章地址： http:///hangyexinwen/352.html
|
手機掃描二維碼
