欧美激情久久久久久,人妻久久精品天天中文字幕,国产精品无码色一区二区三区按摩 ,日韩中文无码有码免费视频

為什么總是低電平有效？

它是由常用的程控直流電源結構所決定的，低電平時(shí)電路往往有較高電平時(shí)更低的環(huán)路阻抗，而低阻抗則意味著(zhù)抗干擾能力更強?！?/span>

你可能已經(jīng)學(xué)習了這樣的一條PCB布線(xiàn)規則：

在條件許可的情況下，高電平有效線(xiàn)要盡量縮短，低電平有效線(xiàn)則盡量延長(cháng)。

這一條規則的存在基礎就是基于低電平時(shí)環(huán)路阻抗比較低，抗干擾能力比較強才起來(lái)的。

如OC或OD電路要控制一個(gè)電平就是通過(guò)它這個(gè)開(kāi)關(guān)的通斷來(lái)實(shí)現的。有在上拉電阻的情況下，開(kāi)關(guān)接通，得低電平；開(kāi)關(guān)切斷，得高電平。

這樣，為了防止電路失控的情況下仍然是有效電平，那么當然是低電平有效才更“保險”了。結構上，象OC電路那樣，由于集電極更難擊穿，所以，也更不容易損壞。

對于其它圖騰柱輸出的電路，雖然0和1都有同樣的風(fēng)險，但應用中還是有人愿意加一個(gè)上拉電阻，以取得類(lèi)似OC或OD輸出的效果?！　?/span>

另一個(gè)方面是OC或OD輸出的電路，使用上拉電阻后具有節能的效果。因為關(guān)斷后它是具有獲得高電平時(shí)的電流幾乎為0。

高阻態(tài)到底什么意思

在一個(gè)系統中或在一個(gè)整體中，我們往往定義了一些參考點(diǎn)，就像我們常常說(shuō)的海平面，在單片中也是如此，我們無(wú)論說(shuō)是高電平還是低電平都是相對來(lái)說(shuō)的?！　?/span>

在程控直流電源電路設計，沒(méi)有連接上拉電阻的P0口相比有上拉電阻的P1口在I/O口引腳和電源之間相連是通過(guò)一對推挽狀態(tài)的FET來(lái)實(shí)現的，51具體結構如下圖。

組成推挽結構，從理論上講是可以通過(guò)調配管子的參數輕松實(shí)現輸出大電流?！?/span>

提高帶載能力，兩個(gè)管子根據通斷狀態(tài)有四種不同的組合，上下管導通相當于把程控直流電源短路了，這種情況下在實(shí)際電路中絕對不能出現。

從邏輯電路上來(lái)講，上管開(kāi)-下管關(guān)開(kāi)時(shí)IO與VCC直接相連，IO輸出低電平0,這種結構下如果沒(méi)有外接上拉電阻，輸出0就是開(kāi)漏狀態(tài)(低阻態(tài))。

因為I/O引腳是通過(guò)一個(gè)管子接地的，并不是使用導線(xiàn)直接連接，而一般的MOS在導通狀態(tài)也會(huì )有mΩ極的導通電阻?！　?/span>

無(wú)論是低阻態(tài)還是高阻態(tài)都是相對來(lái)說(shuō)的，把下管子置于截止狀態(tài)就可以把GND和I/O口隔離達到開(kāi)路的狀態(tài)，這時(shí)候推挽一對管子是截止狀態(tài)，忽略讀取邏輯的話(huà)I/O口引腳相當于與程控直流電源電路設計內部電路開(kāi)路，考慮到實(shí)際MOS截止時(shí)會(huì )有少許漏電流，就稱(chēng)作“高阻態(tài)”?！　?/span>

由于管子PN節帶來(lái)的結電容的影響，有的資料也會(huì )稱(chēng)作“浮空”，通過(guò)I/O口給電容充電需要一定的時(shí)間，那么IO引腳處的對地的真實(shí)電壓和水面浮標隨波飄動(dòng)類(lèi)似了，電壓的大小不僅與外界輸入有關(guān)還和時(shí)間有關(guān)，在高頻情況下這種現象是不能忽略的。

	說(shuō)明:本頁(yè)面文章由()整理發(fā)布. 文章地址： http:///hangyexinwen/252.html